Caracterizac ¸˜ ao da execuc ¸˜ ao das aplicac ¸˜ oes do Benchmark Mibench em simuladores de processadores RISC Renato Lemes Peixoto 1 rlpeixoto@gmail.com 1 Faculdade de Computac ¸˜ ao Universidade Federal de Mato Grosso do Sul (UFMS) Caixa Postal 549 – 79.070-900 – Campo Grande – MS – Brazil Abstract. This paper presents the study of a simulated execution in several pro- cessors of the RISC architecture, its bechmark results, as well as fault statistics. MIPS, ARM, SPARC and PowerPC are widely used in embedded systems indus- try. Such a study evaluates the use of architectures and helps designers to define the architecture model in the construction of future hardware devices. Resumo. Este artigo apresenta um estudo de uma execuc ¸˜ ao simulada sobre di- versos processadores da arquitetura RISC, seus resultados de bechmark, bem como estat´ ısticas de falhas. As arquiteturas utilizadas para esse estudo: MIPS, ARM, SPARC e PowerPC s˜ ao amplamentes utilizadas no industria de sistemas embarcados. Tal estudo valoriza a utilizac ¸˜ ao das arquiteturas e auxilia proje- tistas para definir o modelo de arquitetura na construc ¸˜ ao de futuros dispositivos de hardware. 1. Intruduc ¸˜ ao Com o avanc ¸o da produc ¸˜ ao de processadores, a ind´ ustria buscou melhorias na forma de produc ¸˜ ao. A arquitetura RISC surgiu para atender uma crescente demanda de micropro- cessadores, fornecendo um conjunto de instruc ¸˜ oes simples e pequenas, de forma a atender a crescente demanda de produc ¸˜ ao de processadores necess´ arios em dispositivos de todo o tipo. Utilizando o conceito da arquitetura RISC, diversos grupos de pesquisas uniram-se para desenvolver sua pr´ opria arquitetura, baseados nos conceitos do RISC. Assim surgiu os modelos de arquitetura MIPS, ARM, PowerPC e SPARC. Tais modelos ser˜ ao apresen- tados e testados de forma a definir a melhor arquitetura com relac ¸˜ ao a desempenho de processamento (menor n ´ umero de instruc ¸˜ oes para finalizar determinada tarefa). 2. Fundamentac ¸˜ ao Te´ orica Reduced Instruction Set Computer ou Computador com Conjunto Reduzido de Instruc ¸˜ oes (RISC) ´ e uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruc ¸˜ oes que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos sao RISCs. Os pro- cessadores baseados na computac ¸˜ ao de conjunto de instruc ¸˜ oes reduzido nao tem micro- programac ¸˜ ao, as instruc ¸˜ oes s˜ ao executadas diretamente pelo hardware. Com todas essas caracteristicas, a arquitetura possui um conjunto m´ ınimo de instruc ¸˜ oes e um baixo n´ ıvel de complexidade. Atualmente RISC ´ e a arquitetura adotada por processadores de v´ ıdeo games modernos. Grande parte dos microprocessadores modernos s˜ ao RISC, como exem- plo ARM, MIPS, SPARC e o PowerPC.