PERANCANGAN MODUL MATAKULIAH PERANCANGAN SISTEM DIGITAL BERBASIS VERILOG HDL Reski Praminasari Program Studi : Teknik Komputer Sekolah Tinggi Manajemen Informatika dan Komputer AKBA e-mail : eq.reski@yahoo.com Abstrak Field Programmable Gate Array (FPGA) adalah integrated circuit (IC) digital yang berisi sekumpulan blok-blok logika yang dapat dikonfigurasi. FPGA memiliki tiga sumber daya yaitu blok logika, blok I/O, dan blok interkoneksi. Untuk menunjang ilmu pengetahuan tentang FPGA ini maka pada kurikulum pembelajaran baik untuk tingkat strata satu maupun strata dua yang terdapat pada jurusan Teknik Elektro Fakultas Teknik Universitas Hasanuddin disajikanlah matakuliah yang mempelajari tentang FPGA. Modul pembelajaran ini dapat membantu dosen maupun mahasiswa untuk memanfaatkan UP2 Board dari Altera sebagai teaching aid dan program Aplikasi Quartus II sebagai Simulator. Kata kunci: Verilog, FPGA, HDL, Modul pembelajaran 1. Pendahuluan Seiring dengan perkembangan bidang elektronika, yakni dengan ditemukannya prosesor digital Field Programmable Gate Array (FPGA) yaitu sebuah Application Specific Integrated Circuit (ASIC)[4] yang dapat diprogram sesuai kehendak pengguna. Implementasi operasi-operasi digital dalam bentuk perangkat keras dapat dilakukan dengan FPGA. FPGA memuat ribuan gerbang logika yang dapat di program membentuk suatu logika. FPGA dapat digunakan untuk mengimplementasikan sistem kombinasional dan sekuensial berkecepatan tinggi dengan lebar bit tak terbatas. FPGA adalah integrated circuit (IC) digital yang berisi sekumpulan blok-blok logika yang dapat dikonfigurasi. FPGA memiliki tiga sumber daya yaitu blok logika, blok I/O, dan blok interkoneksi,[1] Untuk menunjang ilmu pengetahuan tentang FPGA ini maka pada kurikulum pembelajaran baik untuk tingkat strata satu maupun strata dua yang terdapat pada jurusan Teknik Elektro Fakultas Teknik Universitas Hasanuddin disajikanlah matakuliah yang mempelajari tentang FPGA. Pada tingkat strata satu disajikan matakuliah pilihan perancangan sistem VLSI dan pada tingkat strata dua disajikan matakuliah perancangan sistem digital berbasis Hardware Definition Language (HDL). Sebuah HDL adalah bahasa yang digunakan untuk mengazgambarkan sistem digital, sebagai contoh, sebuah mikroprosesor atau memori atau flip-flop sederhana. Ini berarti bahwa, dengan menggunakan HDL setiap orang dapat menggambarkan perangkat keras (digital) dalam berbagai level.[2] HDL terdiri dari beberapa jenis. Yang akan digunakan pada penelitian ini adalah bahasa Verilog HDL[5]. Dalam penelitian ini akan dirancang suatu mata kuliah berbasiskan FPGA, yang rancangannya dibuat dengan deskripsi HDL dan diimplementasikan pada FPGA Altera 9