Abstrak— FPGA merupakan IC yang dapat diatur isi rangkaian di dalamnya. Kelebihan ini membuat FPGA mempermudah kita dalam merancang filter digital. Setiap kali kita ingin merancang filter baru, kita bisa melakukanya tanpa harus merubah atau mengganti papan rangkaian. Metode untuk merancang filter IIR yang biasa dipakai adalah metode transformasi analog-to-digital. Kekurangan metode tersebut adalah tidak mampu mengendalikan tanggapan fasa. AC’97 Audio Codec digunakan sebagai ADC/DAC. Sistem memiliki LUT untuk menyimpan nilai konstanta koefisien cut-off filter dari frekuensi 10.000Hz hingga 20.000Hz. Prosentase slice dan LUT yang dipakai untuk implementasi hanya 3%. FPGA lebih banyak menggunakan komponen pengali dan penjumlah. Hasil pengujian spektrum menunjukan bahwa sinyal keluaran mengalami penurunan jauh sebelum frekuensi cut-off. Pengujian filter pada domain waktu menunjukan sistem mampu memfilter sinyal dengan frekuensi cut-off berbeda-beda, namun sinyal keluaran memiliki fasa tidak sama. Kata kunci—FPGA, Filter IIR, AC’97 Audio Codec I. PENDAHULUAN Teknologi digital saat ini menjadi teknologi yang berkembang pesat dan mulai banyak menggantikan teknologi analog. Salah satu bentuk pengolahan sinyal digital adalah filter. Pengimplementasian filter digital bisa dilakukan melalui algoritma dan dijalankan di komputer ataupun melalui rangkaian. Filter yang terbuat dari rangkaian tidak perlu terbebani oleh perhitungan, namun tidak bisa atau sulit diubah spesifikasinya. Dibandingkan dengan filter FIR, implementasi filter IIR membutuhkan lebih sedikit parameter, sehingga lebih sedikit memori yang digunakan. FPGA merupakan IC yang dapat diatur isi rangkaian di dalamnya. Kelebihan ini membuat FPGA mempermudah kita dalam merancang filter digital. Setiap kali kita ingin merancang filter baru, kita bisa melakukanya tanpa harus merubah atau mengganti papan rangkaian. Berdasarkan keunggulan-keunggulan tersebut, maka penulis tertarik untuk emelakukan penelitian tentang pengimplementasian filter digital IIR ke dalam perangkat Fikri Aulia adalah mahasiswa Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya Malang Indonesia (Korespondensi penulis melalui HP 08123317610; email micro18fsystem@gmail.com ) Mochammad Rif’an adalah dosen Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya Malang Indonesia. Raden Arief Setyawan adalah dosen Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya Malang Indonesia keras FPGA ini. II. PERANCANGAN DAN PEMBUATAN ALAT A. Perancangan Filter Perancangan filter berguna untuk menentukan konstanta pengali filter untuk masing-masing frekuensi cut-off. Metode perancangan filter IIR digital yang digunakan adalah metode transformasi A/D(analog-to- digital)[1]. Frekuensi sampling ADC/DAC yang digunakan adalah 48.000Hz. Metode ini banyak diketahui namun tidak dapat mengendalikan karakteristik fasa filter. Frekuensi cut-off filter dapat diubah dari 10.000Hz hingga 20.000Hz dengan selisih 1.000Hz. Fungsi alih filter IIR untuk perancangan ini adalah. H ( s )= Ω 4 ∏ n =1 4 ( s − pn ) ............................(1) Gambar 1 menunjukan letak tiang untuk filter orde 4. Mengacu pada Gambar 1 diatas, didapatkan nilai tiang sebagai berikut: p 1 =Ω c ( cos ( 112,5 o )+ j sin ( 112,5 o )) ....(2) p 2 =Ω c ( cos ( 157,5 o )+ j sin( 157,5 o )) ....(3) p 3 =Ω c ( cos ( 202,5 o )+ j sin ( 202,5 o )) ....(4) p 4 =Ω c ( cos ( 247,5 o )+ j sin ( 247,5 o )) ....(5) Implementasi Low Pass Filter Digital IIR (Infinite-Impulse Response ) Butterworth pada FPGA Fikri Aulia, Mochammad Rif’an, ST., MT., dan Raden Arief Setyawan, S.T., MT. Gambar 1. Letak Tiang Filter Orde 4