Pamukkale Univ Muh Bilim Derg, 23(5), 492-496, 2017 Pamukkale Üniversitesi Mühendislik Bilimleri Dergisi Pamukkale University Journal of Engineering Sciences 492 Yeni bir BPSK modülatörün tasarımı Design of a new BPSK modulator Mehmet SÖNMEZ 1* , Ayhan AKBAL 1 1 Elektrik-Elektronik Mühendisliği Bölümü, Mühendislik Fakültesi, Osmaniye Korkut Ata Üniversitesi, Osmaniye, Türkiye. 2 Elektrik-Elektronik Mühendisliği Bölümü, Mühendislik Fakültesi, Fırat Üniversitesi, Elazığ, Türkiye. msonmeztr@gmail.com, ayhanakbal@gmail.com Geliş Tarihi/Received: 28.02.2016, Kabul Tarihi/Accepted: 29.06.2016 * Yazışılan yazar/Corresponding author doi: 10.5505/pajes.2016.27037 Araştırma Makalesi/Research Article Öz Abstract Kablosuz haberleşme sistemleri için modülatör algoritmalarının sayısal devreler kullanılarak tasarımı günümüzde yaygın olarak gerçekleştirilmektedir. Ayrıca, seçilen sayısal tekniklerinin kaynak kullanımlarının düşürülmesi de oldukça önemlidir. Bu çalışmada kablosuz haberleşme sistemlerinde yaygın olarak kullanılan BPSK (Binary Phase Shift Keying: İkili Faz Kaydırmalı Anahtarlama) modülasyon tekniği için düşük RAM biti kullanımına sahip bir modülatör yapısı önerilmiştir. Önerilen mimari geleneksel mimariye göre RAM bit kullanımında %87.5’lik bir başarım sağlamıştır. Ayrıca yapılan çalışmada gerçek zamanlı olarak bir bilgi sinyali Altera DE-0 Nano FPGA (Field Programmable Gate Array: Alanda Programlanabilir Kapı Dizileri) kartı üzerine entegre edilmiş bir analog-sayısal dönüştürücü (ADC: Analog to Digital Converter) girişine uygulanmıştır. Sinyal, modülasyon ve demodülasyon işlemlerinden sonra sayısal-analog dönüştürücü (DAC: Digital to Analog Converter) çıkışında elde edilerek önerilen yapının uygulanabilir olduğu görülmüştür. In recently, the design of modulator algorithms for wireless communication systems by using digital circuits is widely realized. Moreover, it is crucial that resource utilization of the selected algorithm is reduced. In this paper, a modulator architecture which has lower RAM bit that of conventional BPSK is proposed for BPSK (Binary Phase Shift Keying) modulation technique that is used widely in wireless communication systems. The architecture can achieve to save RAM bit utilization by up to 87.5% with respect to conventional BPSK. In addition, a real-time message signal is applied on ADC (Analog to Digital Converter) which is integrated on Altera DE-0 Nano FPGA (Field Programmable Gate Array) in the paper. It is shown that proposed structure is practically realizable by achieving of message signal in output of DAC (Digital to Analog Converter) after modulation and demodulation processes. Anahtar kelimeler: FPGA, RAM bit kullanımı, BPSK Keywords: FPGA, RAM bit utilization, BPSK 1 Giriş Günümüz haberleşme sistemlerinde donanımsal modülatör- demodülatör tasarımları oldukça önemlidir. Çünkü bazı tasarımlarda çoklu kullanıcılara hizmet vermek için daha fazla modülatörün aynı kart üzerinde uygulanması gerekebilmektedir. Dolayısıyla kullanıcı sayısının artırılması için daha az kaynak kullanımına sahip modülatör tasarımlarının önerilmesi büyük önem arz etmektedir. Ayrıca bazı uygulamalarda kablosuz ağlar için güç tüketimi konuları öne çıkmaktadır [1],[2]. Verimli güç tüketimi ve kaynak kullanımı sağlamak için literatürde FPGA [3], VLSI (Very- Large-Scale Integration: Çok Geniş Ölçekli Tümleşim) [4] ve CMOS (Complementary Metal Oxide Semiconductor: Bütünleyici Metal Oksit Yarı İletken) tabanlı [5],[6] birçok modülatör mimarisi önerilmiştir. Literatürde gerçekleştirilen FPGA tabanlı BPSK modülatör mimariler arasında ikili modülasyon tekniklerinin tasarımını gerçekleştiren bir çalışmada NCO (Numerically Controlled Oscillator: Sayısal Kontrollü Osilatör) kullanılarak sinyal üretimi gerçekleştirilmiştir. Tasarımda mux tabanlı bir mimari önerilerek gerçek zamanlı uygulamalara yer verilmiştir [3]. Temel sayısal modülasyon tekniklerinin uygulanmasına yönelik geleneksel mux tabanlı mimariler kullanılarak gerçekleştirilen bir çalışmada sonuçlar Xilinx firmasının üretmiş olduğu xc3s500e-256 FPGA kartı ile elde edilmiştir. Bu çalışmada da geleneksel yapılar kullanılmıştır [7]. Bilgi biti iletimi için LFSR (Linear Feedback Shift Register: Lineer Geri beslemeli Kaydırmalı Kaydedici) kullanan tasarımlar literatürde gerçekleştirilmiştir [8]. Yapılan bir çalışmada önerilen mimari deneysel çalışmalar için önerilmiştir. Gerçekleştirilen mimari sadece benzetim sonuçlarına yer vererek pratik uygulanabilirliği tartışılmamıştır [9]. Gerçek zamanlı bir BPSK modülatör mimarisi de [10]’da önerilmiştir. Tasarım Xilinx firmasının üretmiş olduğu FPGA ile geçekleştirilmiştir. Ancak, bu çalışmada da kullanılan bilgi sinyali FPGA tarafından rastgele üretilmiştir. FPGA tabanlı alıcı-verici tasarımları oldukça büyük ilgi görmektedir. Dolayısıyla literatürde birçok çalışmada FPGA tabanlı BPSK tekniği kullanan modem tasarımları gerçekleştirilmiştir [11],[12]. Yapılan çalışmaların hiç birisinde RAM bit kullanımının azaltılmasına yönelik iyileştirmelerde bulunulmamıştır. Ayrıca çalışmalar ya mux tabanlı olarak tasarlanmış ya da geleneksel çarpım blokları kullanılarak gerçekleştirilmiştir. Bizim gerçekleştirdiğimiz çalışmada literatürde daha önceden önerilmemiş daha az RAM biti kullanımına sahip bir algoritma önerilmiştir. Bilgi biti ise önceki çalışmalardan farklı olarak rastgele sayı üreten LFSR blokları yerine gerçek bir analog sinyal seçilmiştir. Analog sinyal FPGA üzerine entegre edilmiş bir ADC elemanına uygulanmış ve daha sonra bilgi bitinin durumuna göre BPSK sinyal üretilmiştir. 2 BPSK modülatör mimarisi BPSK modülasyonunda iki taşıyıcı sinyal kullanılmaktadır ve bu taşıyıcı sinyaller arasında 180°’lik faz farkı bulunmaktadır. Genellikle bilgi sinyalinin ‘1’ olması durumunda taşıyıcı sinyal üzerinde değişiklik yapmadan modülasyonlu sinyal oluşturuluyorken ‘0’ bilgi sinyali için taşıyıcı sinyal -1 ile