Revista Telemática. Vol. 17. No. 3, septiembre-diciembre, 2018, p.11- 24 ISSN 1729-3804 11 Sitio web: http://revistatelematica.cujae.edu.cu/index.php/tele DISEÑO E IMPLEMENTACIÓN DE UN DECODIFICADOR CABAC SOBRE UN SISTEMA EMBEBIDO Rufino R. Cabrera Alvarez 1 , Osmany Yaunner Núñez 2 , Laura Quesada del Busto 3 , Gustavo Aguirre Soler 4 , Yosmany Hernández Sánchez 5 , Glauco Guillén Nieto 6 1-4 LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones, Ave. Independencia No.34515, Km 14½, Reparto 1ro de Mayo, Municipio Boyeros, La Habana, Cuba. 1 e-mail: rufino@lacetel.cu 2 e-mail: osmany@lacetel.cu 3 e-mail: laura@lacetel.cu 4 e-mail: g.aguirre@lacetel.cu 4 e-mail: yosmany@lacetel.cu 4 e-mail: glauco@lacetel.cu RESUMEN Este trabajo describe el diseño por bloques del Módulo IP de un decodificador de entropía CABAC (Codificación Aritmética Binaria Adaptada al Contexto). El diseño se basa en el código de referencia JM19.0 haciendo uso del estándar H.264/AVC. El código se ejecuta sobre el procesador PowerPC440 del FPGA Virtex-5 de una tarjeta de desarrollo ML507. La implementación del módulo se realiza en VHDL. Los resultados propuestos fueron elaborados usando las herramientas de diseño ISE Design Suite y Microsoft Visual Studio. Estos resultados fueron obtenidos a partir de videos codificados H.264 con el codificador de referencia JM19.0. Con la inserción de este módulo en el sistema, se logró disminuir en un 18% las demoras de procesamiento del decodificador. PALABRAS CLAVES: CABAC, H.264/AVC, Módulo IP, Sistemas embebidos, FPGA. ABSTRACT This work describes the design of an Intellectual Property module of a CABAC entropy decoder. The design is based on the H.264/AVC reference code JM 19.0 and it is implemented on the PowerPC440 processor with Virtex-5 FPGA technology in a ML507 board. The proposed results were obtained by using the design tools ISE Design Suite and Microsoft Visual Studio. Video frame used to evaluate were coded with the JM19.0 encoder with a variety of characteristics. With the insertion of this module into the system it was possible to reduce the processing delay of the decoder by 18%. KEY WORDS: CABAC, H.264/AVC, IP module, Embedded system, FPGA. 1. INTRODUCCIÓN Hoy día Cuba se encuentra inmersa en el proceso de despliegue de la Televisión Digital (TVD) y es LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones, la entidad responsable de la asimilación y transferencia de esta tecnología en el territorio nacional. Como parte de este proceso se desarrolla un proyecto para asimilar la etapa de compresión de video a partir del diseño de un decodificador bajo uno de los estándares correspondientes a esta tecnología. Existen múltiples estándares internacionales que regulan la codificación/decodificación de video, pero en televisión digital destacan solo tres [1]. Los más importantes de acuerdo al alcance y a su utilización son publicados y reconocidos por organizaciones especializadas, tales como la Unión Internacional de Telecomunicaciones (UIT), Organización Internacional para la Estandarización (ISO), el Grupo de Experto en Imágenes en Movimiento (MPEG) y el Grupo de Trabajo del Estándar (chino) de Audio y Video (AVS) [1]. Estas grandes organizaciones reguladoras son los